FIR Filtre Tasarımı ve FPGA Ortamında Gerçeklenmesi

Erman Özpolat; Barış Karakaya; Arif Gülten

Araştırma Makalesi

FIR Filtre Tasarımı ve FPGA Ortamında Gerçeklenmesi

Yıl 2017, Cilt: 29 Sayı: 2, 269 - 275, 01.10.2017

Erman Özpolat Barış Karakaya Arif Gülten

Öz

Bu çalışmada, bir alçak geçiren FIR filtrenin MATLAB ortamında tasarımı yapılmış ve tasarım FPGA (Alanda Programlanabilir Kapı Dizileri) ortamında gerçekleştirilmektedir. Tasarlanan filtre, çalışmanın ilk uygulamasında Verilog donanım tanımlama dili kullanılarak FPGA’da programlanmıştır. İkinci uygulamada ise aynı filtre tasarımı, MATLAB Simulink ile uyumlu çalışan XSG (Xilinx Sistem Üreteci) platformunda gerçekleştirilmiştir. Her iki tasarım için de giriş olarak EEG sinyali uygulanmış ve filtre çıkışlarındaki sinyaller incelenmiştir. Uygulama sonuçları, FPGA’da kapladığı alan ve kaynak kullanımı bakımından karşılaştırılmıştır.

Anahtar Kelimeler

FPGA, MATLAB Simulink, Sayısal Filtreler

Kaynakça

1. DeHon A. (2000), The density advantage of configurable computing, Computer, 33 (4): 41-49.
2. Qasim S.M., Abbasi S.A., Almashary B. (2009), An overview of advanced FPGA architectures for optimized hardware realization of computation intensive algorithms, In Multimedia, Signal Processing and Communication Technologies, IMPACT'09, 300-303.
3. Bıçakcı S., Çetinkaya M.B., Karaboğa N., (2005), Sayısal FIR Süzgeç Için Vhdl Kod Geliştirilmesi, Elektrik-Elektronik Bilgisayar Mühendisliği 11. Ulusal Kongresi ve Fuarı, İSTANBUL, 332-334.
4. Louzao J, Paz S, Tejera D, Bellora G, Langwagen G., (2003), Architectural design of a programmable cell for the implementation of a filter bank on FPGA, Microelectronics Reliability.
5. Re M., Cardarilli G.C., Re A.D., Lojacona R., (2000), FPGA Implementation of a Demux Based on a Multirate Filter Bank, ISCAS 2000 – IEEE International Symposium on Circuits and Systems.
6. Lee H, Sobelman G.E., (1999), Performance evaluation and optimal design for FPGA- based digit-serial DSP functions, Computers and Electrical Engineering.
7. Anurag A., Astha S., Tushar N., (2013), FIR Filter Designing using Xilinx System Generator, International Journal of Computer Applications 68 (11).
8. Emmanuel S., Kolawole H., Warsame A., Cofie P., Fuller J., Tolliver C., Pamela O., (2015), Design and Implementation of Low-Pass, High-Pass and Band-Pass Finite Impulse Response (FIR) Filters Using FPGA Circuits and Systems, 6, 30-48.
9. Murat D., (2013), Video frekans uygulamaları için a-sınıfı logaritmik ortam epileptik filtre tasarımı, Yüksek Lisans Tezi, Pamukkale Üniversitesi Fen Bilimleri Enstitüsü.
10. Batık Z., (2011), Sayısal Filtre Tasarım Yöntemleri Ve Performans Analizleri, Yüksek Lisans Tezi, Sakarya Üniversitesi Fen Bilimleri Enstitüsü.
11. Ertürk S., Sayısal işaret isleme, Birsen Yayınevi, İstanbul, 293.
12. Areibi S., (2016), Tutorial - Using Xilinx System Generator 14.6 for Co-Simulation on Digilent NEXYS3 (Spartan-6) Board.
13. Xilinx,https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/sysgen_gs.pdf
14. Clin N., (2006), American Clinical Neurophysiology Society. Guideline 8: guidelines for recording clinical EEG on digital media. 23(2):122–124.
15. Karakaya B., Yeniceri R., Yalcın M.E., (2015), Wave computer core using fixed-point arithmetic, 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 1514-1517.

Yıl 2017, Cilt: 29 Sayı: 2, 269 - 275, 01.10.2017

Erman Özpolat Barış Karakaya Arif Gülten

Öz

Kaynakça

1. DeHon A. (2000), The density advantage of configurable computing, Computer, 33 (4): 41-49.
2. Qasim S.M., Abbasi S.A., Almashary B. (2009), An overview of advanced FPGA architectures for optimized hardware realization of computation intensive algorithms, In Multimedia, Signal Processing and Communication Technologies, IMPACT'09, 300-303.
3. Bıçakcı S., Çetinkaya M.B., Karaboğa N., (2005), Sayısal FIR Süzgeç Için Vhdl Kod Geliştirilmesi, Elektrik-Elektronik Bilgisayar Mühendisliği 11. Ulusal Kongresi ve Fuarı, İSTANBUL, 332-334.
4. Louzao J, Paz S, Tejera D, Bellora G, Langwagen G., (2003), Architectural design of a programmable cell for the implementation of a filter bank on FPGA, Microelectronics Reliability.
5. Re M., Cardarilli G.C., Re A.D., Lojacona R., (2000), FPGA Implementation of a Demux Based on a Multirate Filter Bank, ISCAS 2000 – IEEE International Symposium on Circuits and Systems.
6. Lee H, Sobelman G.E., (1999), Performance evaluation and optimal design for FPGA- based digit-serial DSP functions, Computers and Electrical Engineering.
7. Anurag A., Astha S., Tushar N., (2013), FIR Filter Designing using Xilinx System Generator, International Journal of Computer Applications 68 (11).
8. Emmanuel S., Kolawole H., Warsame A., Cofie P., Fuller J., Tolliver C., Pamela O., (2015), Design and Implementation of Low-Pass, High-Pass and Band-Pass Finite Impulse Response (FIR) Filters Using FPGA Circuits and Systems, 6, 30-48.
9. Murat D., (2013), Video frekans uygulamaları için a-sınıfı logaritmik ortam epileptik filtre tasarımı, Yüksek Lisans Tezi, Pamukkale Üniversitesi Fen Bilimleri Enstitüsü.
10. Batık Z., (2011), Sayısal Filtre Tasarım Yöntemleri Ve Performans Analizleri, Yüksek Lisans Tezi, Sakarya Üniversitesi Fen Bilimleri Enstitüsü.
11. Ertürk S., Sayısal işaret isleme, Birsen Yayınevi, İstanbul, 293.
12. Areibi S., (2016), Tutorial - Using Xilinx System Generator 14.6 for Co-Simulation on Digilent NEXYS3 (Spartan-6) Board.
13. Xilinx,https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/sysgen_gs.pdf
14. Clin N., (2006), American Clinical Neurophysiology Society. Guideline 8: guidelines for recording clinical EEG on digital media. 23(2):122–124.
15. Karakaya B., Yeniceri R., Yalcın M.E., (2015), Wave computer core using fixed-point arithmetic, 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 1514-1517.

Toplam 15 adet kaynakça vardır.

Ayrıntılar

Bölüm	MBD
Yazarlar	Erman Özpolat Bu kişi benim Barış Karakaya Arif Gülten Bu kişi benim
Yayımlanma Tarihi	1 Ekim 2017
Gönderilme Tarihi	23 Eylül 2017
Yayımlandığı Sayı	Yıl 2017 Cilt: 29 Sayı: 2

Kaynak Göster

APA	Özpolat, E., Karakaya, B., & Gülten, A. (2017). FIR Filtre Tasarımı ve FPGA Ortamında Gerçeklenmesi. Fırat Üniversitesi Mühendislik Bilimleri Dergisi, 29(2), 269-275.
AMA	Özpolat E, Karakaya B, Gülten A. FIR Filtre Tasarımı ve FPGA Ortamında Gerçeklenmesi. Fırat Üniversitesi Mühendislik Bilimleri Dergisi. Ekim 2017;29(2):269-275.
Chicago	Özpolat, Erman, Barış Karakaya, ve Arif Gülten. “FIR Filtre Tasarımı Ve FPGA Ortamında Gerçeklenmesi”. Fırat Üniversitesi Mühendislik Bilimleri Dergisi 29, sy. 2 (Ekim 2017): 269-75.
EndNote	Özpolat E, Karakaya B, Gülten A (01 Ekim 2017) FIR Filtre Tasarımı ve FPGA Ortamında Gerçeklenmesi. Fırat Üniversitesi Mühendislik Bilimleri Dergisi 29 2 269–275.
IEEE	E. Özpolat, B. Karakaya, ve A. Gülten, “FIR Filtre Tasarımı ve FPGA Ortamında Gerçeklenmesi”, Fırat Üniversitesi Mühendislik Bilimleri Dergisi, c. 29, sy. 2, ss. 269–275, 2017.
ISNAD	Özpolat, Erman vd. “FIR Filtre Tasarımı Ve FPGA Ortamında Gerçeklenmesi”. Fırat Üniversitesi Mühendislik Bilimleri Dergisi 29/2 (Ekim 2017), 269-275.
JAMA	Özpolat E, Karakaya B, Gülten A. FIR Filtre Tasarımı ve FPGA Ortamında Gerçeklenmesi. Fırat Üniversitesi Mühendislik Bilimleri Dergisi. 2017;29:269–275.
MLA	Özpolat, Erman vd. “FIR Filtre Tasarımı Ve FPGA Ortamında Gerçeklenmesi”. Fırat Üniversitesi Mühendislik Bilimleri Dergisi, c. 29, sy. 2, 2017, ss. 269-75.
Vancouver	Özpolat E, Karakaya B, Gülten A. FIR Filtre Tasarımı ve FPGA Ortamında Gerçeklenmesi. Fırat Üniversitesi Mühendislik Bilimleri Dergisi. 2017;29(2):269-75.